摘要：为了提高UART串行通信的可靠性传输能力，本文基于Xilinx FPGA与Verilog硬件描述语言设计了一种UART接收模块，主要包括报文协议处理、FIFO时钟域转换以及状态机管理的模块化设计，并通过仿真验证了设计的合理性。该设计能够提高UART的可靠性传输能力，不会让设备误动作，具备很高的工业实用价值。